AMD-CEO Dr. Lisa Su hat in ihrer Computex 2021 Keynote detailliert beschrieben, was unter der „Zen 3+“ Mikroarchitektur zu verstehen ist. AMD hat zusammen mit TSMC eine neue Die-on-Die-3D-Stacking-Technologie entwickelt, bei der TSVs (Through-Silicon-Vias) und strukturelles Siliziumsubstrat verwendet werden, um einen 64-MB-SRAM über dem „Zen 3“-Cache zu platzieren, der als 3D Vertical Cache bezeichnet wird. Dieser Cache-Die sitzt direkt über dem Bereich, in dem sich der CCD-eigene 32 MB L3-Cache befindet, während der Höhenunterschied zwischen den beiden Dies durch strukturelles Silizium ausgeglichen wird. Zu diesem Zeitpunkt wissen wir nicht, wie die Cache-Hierarchie verändert wird, ob der 64 MB große Add-On-Cache an den On-Die-L3-Cache angrenzt oder ob es sich um einen zusätzlichen L4-Cache handelt. Damit springt die gesamte Cache-Menge des CCD auf 100 MB (4 MB L2-Caches + 32 MB L3-Cache + 64 MB 3D Vertical Cache).
AMD hat einige verblüffende Behauptungen über die Leistungsauswirkungen der 3D Vertical Cache Technologie aufgestellt. Es wird behauptet, dass sich die Spieleleistung um durchschnittlich 15 % verbessert, was an und für sich schon einem Leistungssprung einer ganzen Generation gleichkommt. Mit diesen Zuwächsen hofft AMD, den Rückstand der „Zen 3“-Mikroarchitektur gegenüber Intels „Rocket Lake-S“ bei der Spieleleistung aufzuholen. Die ersten Prozessoren, die die 3D-Vertical-Cache-Technologie implementieren, werden Ende 2021 eintreffen, was bedeutet, dass es sich dabei sehr gut um die Desktop-Prozessoren der Ryzen-6000-Serie handeln könnte, so dass die Ryzen-7000-Serie auf der 5-nm-„Zen 4“-Mikroarchitektur basiert und auf dem Weg zu einer Veröffentlichung im Jahr 2022 ist.
Wie AMD plant, diese aktualisierten Dies auf das Client-Ökosystem zu bringen, bleibt ein Geheimnis. Der Prototyp, den Dr. Su in ihrer Keynote zeigte, scheint eindeutig Sockel AM4 zu sein. Wenn der neue Sockel AM5 noch in diesem Jahr erscheinen soll, ist es sehr wahrscheinlich, dass diese „Zen 3 + 3D VC“ CCDs mit einem aktualisierten cIOD (Client I/O Die) gepaart werden, der DDR5-Speicher unterstützt.
